3D 异构集成封装的良率挑战与对策

TSV + 混合键合的 3D 异构集成，互连密度上去了，但良率是量产命门。中科院上海微系统所这条线的经验： 1. 键合对准精度要控制在亚微米，设备漂移是良率杀手； 2. 热膨胀失配导致翘曲，薄硅片工艺要配合； 3. 测试策略要前置，KGD（已知良好芯片）筛选成本远低于成品失良。 已和封测企业完成工艺转移，欢迎交流。